AN

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

12705788

Basic Patent (No, Kind, Date): JP 7273616 A2 951020 <No. of Patents: 001>

CHOPPER TYPE COMPARATOR (English)
Patent Assignee; KAWASAKI STEEL CO
Author (Inventor): YOSHIDA SHINYA

IPC: *H03K-005/08; G01R-019/165; H03M-001/34 Derwent WPI Acc No: *G 95-398572; G 95-398572

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 7273616 A2 951020 JP 9459314 A 940329 (BASIC)

Priority Data (No,Kind,Date): JP 9459314 A 940329 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

04981016 **Image available**

CHOPPER TYPE COMPARATOR

PUB. NO.: **07-273616** [JP 7273616 A]

PUBLISHED: October 20, 1995 (19951020)

INVENTOR(s): YOSHIDA SHINYA

APPLICANT(s): KAWASAKI STEEL CORP [000125] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 06-059314 [JP 9459314]

FILED: March 29, 1994 (19940329)

INTL CLASS: [6] H03K-005/08; G01R-019/165; H03M-001/34

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 46.1 (INSTRUMENTATION

-- Measurement)

ABSTRACT

PURPOSE: To provide the chopper type comparator in which power consumption is reduced by setting an optimum processing time and a highly accurate comparison result is obtained.

CONSTITUTION: The comparator is provided with a comparator section 10a in which a 1st switch S2a receiving a reference voltage and a 2nd switch S1a receiving an analog input signal are connected to one terminal of a capacitor 14, the other terminal of the capacitor 14 connects to an input of an inverter 11 and a 3rd switch S2b is used to short-circuit the input and output of the inverter 11, and with a switch control section 10b closing the 1st and 3rd switches S2a, S2b for a 1st time from either reference point of rising reference point of time or a trailing reference point of time of a reference clock signal and closing the 2nd switch S2a for a 2nd time only from a point of time after lapse of the 1st time.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-273616

(43)公開日 平成7年(1995)10月20日

(51) Int. Cl. 6

識別記号

FΙ

H03K 5/08

T

GO1R 19/165

Α

H03M 1/34

審査請求 未請求 請求項の数2 OL (全6頁)

(21)出願番号

特願平6-59314

(22)出願日

平成6年(1994)3月29日

(71)出願人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28

号

(72)発明者 吉田 慎也

東京都千代田区内幸町2丁目2番3号 川

崎製鉄株式会社東京本社内


(74)代理人 弁理士 小杉 佳男 (外2名)

(54)【発明の名称】チョッパ型コンパレータ

(57)【要約】

【目的】 最適な処理時間の設定により、消費電力が低減されるとともに高精度な比較結果が得られるチョッパ型コンパレータを提供する。

【構成】 基準電圧が印加される第1のスイッチと、アナログ入力信号が印加される第2のスイッチをコンデンサの一方の端子に接続し、コンデンサの他方の端子をインバータの入力に接続しインバータの入出力を第3のスイッチにより短絡するコンパレータ部と、基準クロック信号の立ち上がりの時点もしくは立ち下がりの時点のうちのいずれか一方の基準点から第1の時間だけ第1,第3スイッチをオンし、第1の時間が経過した時点から第2の時間だけ第2のスイッチをオンするスイッチ制御部とを備えた。



1

【特許請求の範囲】

【請求項1】 インパータと、一端が前記インバータの 入力端子に接続されたコンデンサと、一端に基準電圧が 印加されるとともに他端が前記コンデンサの他端に接続 された第1のスイッチと、一端にアナログ入力信号が印 加されるとともに他端が前記コンデンサの前記他端に接 続された第2のスイッチと、前記インバータの入力端子 と該インバータの出力端子との間を開閉自在に短絡する 第3のスイッチとを有するコンパレート部、および所定 の基準クロック信号の立ち上がりの時点もしくは立ち下 10 がりの時点のうちのいずれか一方の基準時点から所定の 第1の時間だけ前記第1および第3のスイッチを導通状 態とし、前記基準時点から前記第1の時間経過した時点 から所定の第2の時間だけ前記第2のスイッチを導通状 態とするスイッチ制御部を備えたことを特徴とするチョ ッパ型コンパレータ。

【請求項2】 前記コンパレート部が、前記インバータ の入力端子を所定の固定電位に開閉自在に短絡する第4 のスイッチを有し、

前記スイッチ制御部が、前記第1、第2および第3のス イッチの制御に加え、前記基準時点から前記第1および 第2の時間が加算された時間だけ経過した時点から、前 記基準クロックに同期した次の基準時点までの間だけ前 記第4のスイッチを導通状態とするものであることを特 徴とする請求項1記載のチョッパ型コンパレータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アナログ入力信号の電 圧と基準電圧を交互に入力して比較し、その結果を出力 するチョッパ型コンパレータに関する。

[0002]

【従来の技術】従来より、上記のようなチョッパ型コン パレータが提案されており、しばしばA/Dコンバータ の一部として組み込まれ、利用されている。図4は、従 来のチョッパ型コンパレータの回路図である。図4

(a) は、チョッパ型コンパレータの入力に基準電圧V 155 が入力された場合の動作状態を示す回路図であり、 一方、図4(b)は、チョッパ型コンパレータの入力に アナログ電圧V、、が入力された場合の動作状態を示す 回路図である。

【0003】図4に示すチョッパ型コンパレータは、後 述する基準クロック信号のタイミングでオン、オフする スイッチS1a, S2a, S2bと、アナログ入力信号 の電圧VAIXと基準電圧VIEFの差分の電圧が検出され るコンデンサ14と、この差分の電圧を増幅して出力す るインパータ11とから構成されている。図5は、図4 に示すチョッパ型コンパレータのスイッチS1a、S2 a、S2bをオン、オフする基準クロック信号CLKの タイミングチャートである。

ック信号CLKのタイミング時間T1により、図4 (a) に示すように2つのスイッチS2a、S2bがと もにオンし、一方、スイッチS1aはオフする。する と、基準電圧 Vier がコンデンサ14の一方の端子に印 加される。またスイッチS2bもオンしているため、イ ンパータ11の入力と出力は短絡される。これによりイ ンパータ11の入出力の電圧は、インパータ11の特性 により定まる所定の電圧V₁ (例えば1/2電源電圧) に設定され、この電圧V,は'H'レベルもしくは

'L'レベルいずれともつかず、このため貫通電流が流 れる。また、この電圧Viはインバータ11の入力と接 続されているコンデンサ14の他方の端子に印加され る。これによりコンデンサ14には、基準電圧 Vォェァ と 所定の電圧Viの差分の電荷が充電される。

【0005】次に、図5に示す基準クロック信号CLK のタイミング時間T1が経過し、次のタイミング時間T 2に移行すると、図4(b)に示すように2つのスイッ チS2a, S2bはともにオフし、スイッチS1aはオ ンする。すると、今まで基準電圧VIII が印加されてい 20 たコンデンサ14の一方の端子には、今度はアナログ入 力信号の電圧VALAが印加されるため、このコンデンサ 14の一方の端子の電圧は基準電圧VIEF とアナログ入 力信号の電圧Ⅴスススの差分の電圧△Ⅴだけ変化する。こ の変化した差分の電圧 Δ V は、コンデンサ 1 4 を介して インパータ11の入力にそのまま伝達される。ここで、 基準電圧VIEFと比較し、アナログ入力信号の電圧V ALM が低い場合にはインバータ11の入力には、これら 差分の電圧-ΔVが伝達されるため、インパータ11の 出力信号DOUTとして 'H' レベルが出力される。-方、基準電圧Viceと比較し、アナログ入力信号の電圧 V_{ALK} が高い場合には、インパータ11の入力には、こ れら差分の電圧+ Δ V が伝達されるため、インパータ 1 1の出力信号DOUTとして 'L' レベルが出力され る。

【0006】この、H、レベルや、L、レベルの出力信 号DOUTが、例えばサンプリングされ確定される。こ のように図4(a)と図4(b)に示すこれら2つの動 作が繰り返し行われて各時間における基準電圧VLLFと アナログ入力信号の電圧V、、の大小比較が連続して行 40 われる。

【0007】尚、チョッパ型コンパレータのゲインを上 げるために、実用回路ではコンデンサ14, インパータ 11及びスイッチS2bの組合せの部分が複数段直列に 接続されているが、ここでは説明を簡単にするために省 略した。

[0008]

【発明が解決しようとする課題】上述したように、従来 のチョッパ型コンパレータの動作は、図5に示すような 基準クロック信号CLKのタイミング時間T1, T2に 【0004】図5に示すデューティ比50%の基準クロ 50 より行われている。このため、例えば基準クロック信号

CLKのタイミング時間T1により既に図4(a)に示すコンデンサ14に電荷が十分充電されているにも拘らず、基準電圧 V_{MLF} とアナログ入力信号の電圧 V_{MLF} の大小比較が行われるタイミング時間T2がくるまでずっと、インバータ11には入出力の短絡により貫通電流が流れ続けており、無駄に電力消費されているという問題点がある。

【0009】また基準クロック信号CLKのタイミング時間T2において、基準電圧V_{MEF}とアナログ入力信号の電圧V_{MEF}の大小比較結果の確定時間が遅れると、コ 10ンデンサ14に充電された電荷が放電し、インパータ11の入力電圧が変動し、比較結果の確定に誤りが生じるという問題点もある。本発明は、上記事情に鑑み、最適な処理時間の設定により消費電力が低減されるとともに高精度な比較結果が得られるチョッパ型コンパレータを提供することを目的とする。

[0010]

【課題を解決するための手段】上記目的を達成する本発明のチョッパ型コンパレータは、

- (1) インバータと、一端が上記インバータの入力端子 20 に接続されたコンデンサと、一端に基準電圧が印加されるとともに他端が上記コンデンサの他端に接続された第 1 のスイッチと、一端にアナログ入力信号が印加されるとともに他端が上記コンデンサの上記他端に接続された第 2 のスイッチと、上記インバータの入力端子とそのインバータの出力端子との間を開閉自在に短絡する第 3 のスイッチとを有するコンパレート部
- (2) 所定の基準クロック信号の立ち上がりの時点もしくは立ち下がりの時点のうちのいずれか一方の基準時点から所定の第1の時間だけ上記第1および第3のスイッ 30 チを導通状態とし、上記基準時点から上記第1の時間経過した時点から所定の第2の時間だけ上記第2のスイッチを導通状態とするスイッチ制御部を備えたことを特徴とするものである。

【0011】ここで上記コンパレート部が、上記インバータの入力端子を所定の固定電位に開閉自在に短絡する第4のスイッチを有し、上記スイッチ制御部が、上記第1、第2および第3のスイッチの制御に加え、上記基準時点から上記第1および第2の時間が加算された時間だけ経過した時点から、上記基準クロックに同期した次の40基準時点までの間だけ上記第4のスイッチを導通状態とするものであることが効果的である。

[0012]

【作用】本発明のチョッパ型コンパレータは、上記どおり構成されているため、第1の時間を、コンデンサに電荷が十分充電される最低時間に設定することにより、インパータの貫通電流が遮断されるため、例えば図4に示す従来技術のようにコンデンサに電荷が十分充電されているにも拘らずインパータに貫通電流がさらに流れることもなく、消費電力が低減される。

【0013】また、第2の時間を、コンデンサが放電されず基準電圧とアナログ入力信号の電圧の大小比較結果が十分確定される時間に設定すると、高精度な比較結果が得られる。さらに、第4のスイッチにより、基準電圧とアナログ入力信号の電圧の大小比較結果が確定した後、インバータの入力端子とそのインバータの、H'レベル電位又は'L'レベル電位を導通状態にすると、インバータの入力の変動に伴う電流が低減され、一層消費電力が低減される。

【0014】また、所定の基準クロック信号の立ち上がりの時点もしくは立ち下がりの時点から第1の時間や第2の時間が定められているため、基準クロック信号のデューティ比や周波数に依存する必要もない。

[0015]

【実施例】以下、本発明の実施例について説明する。図 1は、本発明の一実施例のチョッパ型コンパレータ 1 0 およびデータラッチ部 1 5 の回路図である。図 1 に示すチョッパ型コンパレータ 1 0 は、コンパレータ部 1 0 a とスイッチ制御部 1 0 bから構成されている。

【0016】コンパレータ部10aは、前述した図4に示す従来のものに、さらに一端がグラウンドに接続され、他端がインバータ11の入力と接続されたスイッチS3aが備えられている。スイッチ制御部10bは、入力された信号の立ち上がりの時点で所定の時間だけ

"H'レベルの信号が出力される、ディレイライン2 1,22,インパータ25,アンドゲート28から構成された第1のワンショット回路20aと、入力された信号の立ち下がりの時点で所定の時間だけ 'H'レベルの信号が出力される、ディレイライン23,インバータ26,アンドゲート29から構成された第2のワンショット回路20bと、入力された信号のやはり立ち下がりの時点で所定の時間だけ 'H'レベルの信号が出力される、ディレイライン24,インバータ27,アンドゲート30から構成された第3のワンショット回路20cと、これら第1,第2,第3のワンショット回路20a,20b,20cの出力が入力されるノアゲート31から構成されている。

【0017】このように構成されたチョッパ型コンパレータ10と、このチョッパ型コンパレータ10からの出力データをラッチして出力する、インバータ12、13、スイッチS1b、S3bから構成されたデータラッチ部15の動作について説明する。図2は、図1に示すスイッチ制御部10bのタイミングチャートである。

【0018】図2に示す基準クロック信号CLKが 'H' レベルに変化すると、この 'H' レベルに変化した信号を受けてスイッチ制御部10bの第1のワンショット回路20aにより所定時間 'H' レベルの信号が生成され、この 'H' レベルの信号がノアゲート31に入力される。これによりノアゲート31のタイミング信号 S3が図2に示すように 'L' レベルに変化する。タイ

2, S3は、それぞれ 'H' 'L' 'L' のレベルとな

ミング信号S3が 'L' レベルに変化すると、この 'L'レベルに変化した信号を受けて第2のワンショッ ト回路20bにより所定時間、即ちコンデンサ14に電 荷が十分に充電される図2に示すタイミング時間t,の 間、 'H' レベルの信号が生成され、これにより第2の ワンショット回路20bのタイミング信号S2は'H' レベルに変化する。この 'H' レベルに変化したタイミ ング信号S2は、第3のワンショット回路20cに入力 されるが、立ち上がりが変化しているため、第3のワン ショット回路 2 0 c では 'H' レベルの信号は生成され 10 ず、第3のワンショット回路20cのタイミング信号S 1には、やはり'L'レベルの信号が出力される。ま た、 'H' レベルに変化したタイミング信号S2はノア ゲート31を介してタイミング信号S3を 'L' レベル にする。このようにして図2に示すタイミング時間 t₁ における各タイミング信号S1、S2、S3は、それぞ れ 'L', 'H', 'L' のレベルとなる。

【0022】タイミング信号S1が、H、レベルのため スイッチS1a、S1b、がオンし、タイミング信号S 2, S3はともに 'L' のためスイッチS2a, S2 b, S3a, S3bはオフする。これによりコンパレー 夕部10aは、前述した図4(b)の動作状態と同じ状 態となり基準電圧Vxxx、とアナログ入力信号の電圧Vxx 、の大小比較が正確に行われる。

【0019】ここでタイミング信号S1、タイミング信 号S2,タイミング信号S3に対応してそれぞれスイッ チS1a, S1b、スイッチS2a, S2b, スイッチ 20 S3a、S3bが備えられており、これらタイミング信 号S1, S2, S3の 'H' レベル、 'L' レベルに応 じてこれらのスイッチSla, Slb, Sla, Sl b, S3a, S3bがそれぞれオン、オフする。

【0023】またデータラッチ部15のスイッチS1b がオンしているためインバータ12を介して比較結果デ ータが信号DOUTとして出力され、これにより比較結 果が確定される。次に図2に示すようにタイミング時間 t, が経過し、'H'レベルのタイミング信号S1が 'L'レベルに変化するとこの'L'レベルに変化した タイミング信号S1は、ノアゲート31に入力される。 またタイミング信号S2も 'L' レベルの信号としてノ アゲート31に入力されている。ここでノアゲート31 に入力されている第1のワンショット回路20aの出力 信号は、タイミング時間 $t_1 + t_2$ の合計時間より小さ いか、もしくは同じ時間に設定されているため、ノアゲ ート31の入力は全て'L'レベルが入力され、これに よりタイミング信号S3は'H'レベルに変化する。

【0020】ここでタイミング時間 t, においては、タ イミング信号S1とタイミング信号S3が 'L' レベル のためスイッチSla, Slb, Sla, Slbがオフ し、タイミング信号S2は 'H' レベルのためスイッチ S2a, S2bがオンしている。これにより図1に示す コンパレータ部10aは、前述した図4(a)の動作状 30 態と同じ状態になり基準電圧Vxxx が入力されるととも にインパータ11の入出力が短絡され、コンデンサ14 に電荷が充電される。ここでタイミング時間 t, はコン デンサ14に電荷が十分充電される最低時間に設定され ており、このため図4に示す従来の技術のようにコンデ ンサ14に電荷が十分の充電された後も、インパータ1 1には、貫通電流がさらに流れることもなく消費電力が 低減される。

【0024】このようにして、図2に示すタイミング時 間t,における各タイミング信号S1、S2、S3は、 それぞれ 'L', 'L', 'H' のレベルとなる。これ に対応してスイッチS3a,S3bのみがオンする。こ れにより入力が不安定にされるインバータ11の入力に は 'L' レベルの信号が印加され、インパータ11の入 力変動に伴なう電流も低減され、前述したインパータ1 1の入出力の短絡による貫通電流の低減と相俟ってさら に消費電力が低減される。

【0021】次に図2に示すようにタイミング時間 t, が経過し、「H'レベルのタイミング信号S2が「L' レベルに変化すると、この 'L' レベルに変化した信号 を受けて第3のワンショット回路20cから図2に示 す'H'レベルのタイミング信号S1が生成される。こ の H レベルのタイミング信号S1のタイミング時間 t 2は、コンデンサ14の放電もなく基準電圧V₁₁, と アナログ入力信号の電圧V...の大小比較結果が十分確 定される時間に設定されている。さらにこのタイミング 信号S1によりノアゲート31を介してタイミング信号 S3が 'L' レベルとなる。このようにして図2に示す タイミング時間 t, における各タイミング信号S1, S 50 の回路図である。図1と比較した場合に、コンパレータ

【0025】また、スイッチS3bもオンされているた め、インバータ12の入力とインバータ13の出力が接 続される。これにより信号DOUTのデータがラッチさ れる。以上説明したように、基準クロック信号CLKの 立ち上がりにより、順次タイミング時間 t, , t, , t 」が生成され、基準電圧V_{LEF}とアナログ入力信号の電 圧V_{*1}* が効率よく比較されることが本実施例の特徴の 40 1つである。

【0026】尚、図2に示す基準クロック信号CLK は、デューティ比50%に限るものではなく任意のデュ ーティ比でよい。また、本実施例においては基準クロッ ク信号CLKの立ち上がりの時点からタイミング信号が 生成されスイッチをオン、オフしたが、これに限るもの でなく立ち下がりの時点からタイミング信号が生成さ れ、スイッチをオン、オフしてもよい。

【0027】図3は、本発明の図1とは異なる実施例の チョッパ型コンパレータ30およびデータラッチ部15

7

部30aのスイッチS3aが電源に接続されている。こ のようにしてタイミング時間 t, の間、入力が不安定に されるインパータ11の入力に'H'レベルの信号を印 加し、インパータ11の消費電力を低減してもよい。

【0028】またタイミング信号S1、S2、S3は、 回路シュミレーションや回路試作等により容易に把握さ れ、基本クロック信号CLKのデューティ比や動作周波 数に依存することなく最適なタイミングで基準電圧V LEF とアナログ入力信号の電圧VALX との大小比較が効 率よくできる。

[0029]

【発明の効果】以上説明したように、基準クロック信号 の立ち上がりの時点もしくは立ち下がりの時点のうちの いずれか一方の基準時点から最適なタイミングが生成さ れる本発明のチョッパ型コンパレータは、

- (1) 第1の時間を、コンデンサに電荷が十分充電され る最低時間に設定すると、インバータの貫通電流が遮断 されて、消費電力が低減される。
- (2) 第2の時間を、コンデンサの放電もなく基準電圧 とアナログ入力信号の電圧の比較結果が確定される時間 20 15 データラッチ部 に設定すると、高精度な比較結果が得られる。
- (3) 上記比較結果確定後、第4のスイッチによりイン バータの入力をそのインパータの'H'レベル電位又 は、L、レベル電位に短絡すると、インパータの入力変 動に伴う電流が低減され、これにより消費電力が低減さ れる。
- (4) 基本クロック信号の立ち上がりの時点や立ち下が りの時点を基準時点として最適のタイミング時間が設定

されているため、基本クロック信号のデューティ比や動 作周波数に依存する必要もない。

【図面の簡単な説明】

【図1】本発明の一実施例のチョッパ型コンパレータお よびデータラッチ部の回路図である。

【図2】図1に示すスイッチ制御部のタイミングチャー トである。

【図3】図1とは異なる、本発明の実施例のチョッパ型 コンパレータおよびデータラッチ部の回路図である。

【図4】従来のチョッパ型コンパレータの回路図であ 10

【図5】図4に示す従来のチョッパ型コンパレータの基 準クロック信号のタイミングチャートである。

【符号の説明】

10,30 チョッパ型コンパレータ

10a, 30a コンパレータ部

10b スイッチ制御部

11, 12, 13, 25, 26, 27 インパータ

14 コンデンサ

S1a, S1b, S2a, S2b, S3a, S3b ス

21, 22, 23, 24 ディレイライン

28, 29, 30 アンドゲート


31 ノアゲート

20a 第1のワンショット回路


20b 第2のワンショット回路

20c 第3のワンショット回路

【図1】




【図2】



【図5】 CLK

【図3】



[図4]

